摘要:信號(hào)發(fā)生器常應(yīng)用于雷達(dá)監(jiān)測，信號(hào)采集，通信等領(lǐng)域。本設(shè)計(jì)以FPGA為核心進(jìn)行分頻和地址信號(hào)發(fā)生，以52單片機(jī)為中心控制樞紐，利用矩陣鍵盤按照要求寫入波形信號(hào)類型和頻幅值，運(yùn)用D/A轉(zhuǎn)換芯片輸出符合要求的的波形。可實(shí)現(xiàn)生成矩形波，三角波,正弦波，鋸齒波四種低頻信號(hào)，并且能夠經(jīng)過鍵盤調(diào)控波形的頻率、幅值。

本系統(tǒng)包括單片機(jī)系統(tǒng)設(shè)計(jì)（硬件及相關(guān)系統(tǒng)控制程序）；FPGA模塊設(shè)計(jì)（軟硬件、仿真圖等）；D/A模塊設(shè)計(jì)；各種波形控制的設(shè)計(jì)；鍵盤、數(shù)碼顯示模塊設(shè)計(jì)等五個(gè)部分。

本系統(tǒng)設(shè)計(jì)的低頻信號(hào)發(fā)生器在經(jīng)過軟、硬件調(diào)試后，消除了原本頻率調(diào)節(jié)數(shù)值變化較大、波形幅度無法實(shí)現(xiàn)調(diào)控和程序無法下載等問題，優(yōu)化了整個(gè)系統(tǒng)架構(gòu)。當(dāng)今現(xiàn)成的波形發(fā)生器里，存在著無法做到輸出波形頻、幅值微調(diào)的弊端，因此，本次設(shè)計(jì)的低頻信號(hào)發(fā)生器便試著來實(shí)現(xiàn)這一功能。

關(guān)鍵詞：信號(hào)發(fā)生器，F(xiàn)PGA，DDS，Verilog HDL語言，高速DA

目錄

摘要

Abstract

1 緒論-6

2 設(shè)計(jì)方案-8

2.1系統(tǒng)總體設(shè)計(jì)-8

2.2 方案論證-9

2.2.1方案一-9

2.2.2方案二-9

2.2.3方案三-10

2.3 方案確定-10

2.4  DDS技術(shù)原理的研究-11

3 系統(tǒng)硬件電路設(shè)計(jì)框架-12

3.1 硬件電路預(yù)警操作-12

3.2系統(tǒng)硬件電路構(gòu)造-12

3.3 信號(hào)濾波及幅度控制電路-14

3.4 LCD1602顯示模塊-15

3.5 矩陣鍵盤電路模塊-16

3.6 FPGA器件引腳調(diào)配-17

4 系統(tǒng)軟件設(shè)計(jì)-20

4.1 波形生成原理-20

4.1.1波形生成編寫-20

4.2 軟件仿真-21

4.2.1 ROM的設(shè)置步驟-21

4.3 系統(tǒng)DDS仿真-24

4.4 波形選擇模塊與頻率控制模塊-24

4.5 矩陣鍵盤控制模塊-27

4.6 LCD1602顯示控制模塊-29

5 調(diào)   試-30

5.1 調(diào)試方法-30

5.1.1 系統(tǒng)硬件調(diào)試-30

5.1.2 系統(tǒng)軟件調(diào)試-30

5.1.3 整體系統(tǒng)綜合調(diào)試-30

5.2 調(diào)試結(jié)果-31

5.2.1 系統(tǒng)仿真結(jié)果及分析-31

5.2.2 整體系統(tǒng)綜合調(diào)試結(jié)果-33

結(jié)    論-34

參考文獻(xiàn)-35

附 錄A 實(shí)物圖-36

附 錄B 程序代碼-37

致    謝-41