?

      基于Verilog HDL的UART數據通信.doc

      資料分類:工業大學 上傳會員:無悔青春 更新時間:2018-09-16
      需要金幣1000 個金幣 資料包括:完整論文 下載論文
      轉換比率:金額 X 10=金幣數量, 例100元=1000金幣 論文字數:8560
      折扣與優惠:團購最低可5折優惠 - 了解詳情 論文格式:Word格式(*.doc)

      摘要:隨著現代科學技術的發展,人們對電子類產品的要求越來越高,更加注重電子類產品數據的傳輸速率,即電子類產品高速數據采集系統的輸入輸出接口的設計。UART數據通信就是一個很好的解決辦法,UART數據通信是常用的一種中低速芯片級的數據通信。UART數據通信比較簡單,連線不多,可以是全雙工通信,UART數據通信廣泛運用于實現數據轉換和數據存儲等功能。使用Verilog HDL硬件描述語言,分別對UART數據通信的發送模塊、接收模塊編寫程序并編寫其測試模塊的程序,編寫完程序后,用ModelSim仿真軟件進行編譯,編譯無誤后進行仿真,通過觀察分析波形可以確定設計滿足UART數據通信的要求。

       

      關鍵詞:Verilog HDL;UART:異步串行數據通信;ModelSim仿真

       

      目錄

      中文摘要

      Abstract

      第一章 緒論-3

      1.1 Verilog HDL-3

      1.2 ModelSim仿真軟件-5

      第二章 UART數據通信協議-7

      第三章 UART數據發送模塊-10

      3.1 UART數據發送模塊設計原理-10

      3.2 UART數據發送模塊程序-10

      3.3 UART數據發送模塊仿真測試-11

      第四章 UART數據接收模塊-13

      4.1 UART數據接收模塊設計原理-13

      4.2 UART數據接收模塊程序-13

      4.3 UART數據接收模塊仿真測試-14

      第五章 結論-16

      參考文獻

      致謝

      相關論文資料:
      最新評論
      上傳會員 無悔青春 對本文的描述:UART數據通信的系統架構比較簡單,包括發送模塊和接收模塊等部分。中央處理器連接總線接口經過發送模塊發送到對應的器件,再被接收模塊接收,最后返回到總線接口。中央處理器還......
      發表評論 (我們特別支持正能量傳遞,您的參與就是我們最好的動力)
      注冊會員后發表精彩評論獎勵積分,積分可以換金幣,用于下載需要金幣的原創資料。
      您的昵稱: 驗證碼:
      ?