摘要:本文介紹了一種可有效降低電容總值的分段式電容陣列型數(shù)模轉換器。這種分段結構與傳統(tǒng)結構的不同之處是在電容陣列中添加了一個縮放電容，該電容能給DAC的性能帶來很大的提升。具體來說，縮放電容將N位的輸入部分均分成了MSB和LSB兩個子模塊，陣列中最大電容的值會隨之變?yōu)樵瓉淼谋叮@會使得芯片面積急劇減小。并且，由于電容值范圍的減小，器件之間的匹配程度會提高，低毛刺，低積分非線性和低微分非線性誤差，高轉換速度以及高無雜散動態(tài)范圍等設計目標也因此變得易于實現(xiàn)。為了驗證這些，本文提出了一種基于這種結構的12位DAC，采用0..18 μmCMOS工藝，并在spectre仿真器中對其進行了仿真驗證，結果的分析將在后續(xù)部分予以呈現(xiàn)。

關鍵字：DAC，縮放電容，電容值減小，高速，低毛刺能量，微小積分非線性和微分非線性 高無雜散動態(tài)范圍

目錄

中文摘要

Abstract

第一章緒論-3

1.1研究背景和發(fā)展現(xiàn)狀-3

1.2論文的組織結構-3

第二章數(shù)模轉換器（DAC）簡介-4

2.1.DAC的工作原理-4

2.2DAC的特性參數(shù)-4

2.2.1 DAC的靜態(tài)特性-5

2.2.2動態(tài)特性-8

2.3 DAC的分類-9

第三章電路設計-9

3.1二進制轉換網(wǎng)絡的設計-9

3.2運算放大器的設計-12

3.3 二進制開關的設計-15

第四章DAC的仿真與分析-16

4.1 測試激勵信號的設置-16

1.數(shù)字輸入碼的產生-16

2.清零信號的設置-17

3.基準電壓的設置-17

4.2 仿真參數(shù)及仿真類型的設置-18

4.3仿真波形的分析與計算-18

第五章分析與總結-21

參考文獻-22

致謝-25